Windows98

Thomas Findeisen npl at npl.de
Fre Jan 14 16:20:59 CET 2000


Lutz Donnerhacke wrote:
> 
> * Thomas Findeisen wrote:
> >6502 gelobt sei dein risc-kern und den 1 byte-cache !
> 
> Weder noch. Das aktuelle Befehl steht in einem Latch-Register, weil die
> Adressregister direkt auf dem Bus nageln.
> 
> RISC, nein.

Ich hab hier nicht die genauen Specs vom 'RISC' da, natuerlich wurde er nie
offiziell so gehandelt, aber folgendes sollte man sich schon mal auf der
Zunge'zergehen' lassen:

- 56 Befehle 
- ALLE Opcodes zwischen 2 und 7 Taktzyklen und im Durchschnitt ca. 2,5
Taktzyklen/Command
- ja gut, man koennte den stack (256 bytes) dazu rechnen, war ja immerhin mit
8 bit adressierbar (intern vom prozessor aus) und daher schneller als 16
bit-mem, wobei man heutzutage ja mehr an SRAM <-> DRAM Bausteine bei Cache
denkt (also echte Hardware-Trennung)
- das mit dem 1-byte cache war halt eher unguenstig ausgedrueckt... siehe
stack

- Was noch in Hinblick auf RISC zu sagen waere... der 6502 benutzt schon eine
Art Pipeline, wenn ein Opcode keine daten in den Speicher schreibt in seinem
letzten Taktzyklus, kann der Prozessor schon den naechsten Instruction-Code
holen waehrend er den letzten Tz ausführt ! Erinnert an eine einfache 2-Stufen
pipeline (naja, gaaaanz entfernt), z.b. war das beim eor #$xx (direkt) der
Falls, braucht an sich 3 Taktzyklen (fetch-decode-perform), hat aber
endgueltig nur 2 Taktzyklen weil beim 3. schon der naechste OP geholt wird.

Bei den illegalen Opcodes gab es noch ein paar feine Sachen... undokumentierte
Sachen von Commodore (z.b. bei meinem war ziemlich viel an Krankheiten
eingebaut... ich hatte den MOS 8500 (6502/6510-Clone)  ;-)       )

so long, Thomas